E3 MAY

IN THE UNITED STATES PATENT AND TRADEMARK RECEIVED

In re application of:

MAY 04 1987

POLIP 230 6-12-97

Masao TAGUCHI

GROUP 230

.

Group Art Unit: 250

Serial No: 016,611

arasum.

RECEIVED

LOC 25C

Filed: February 19, 1987
For: DYNAMIC RANDOM ACCESS MEMORY

JUN 11 1997

STAT 030 GA4 253 SYAR CLAWSON

HAVING TRENCH CAPACITOR

GROUP 250

CLAIM TO PRIORITY UNDER 35 U.S.C. 119

Honorable Commissioner Washington, D. C. 20231

May 1, 1987

Sir:

The benefit of the filing date of the following prior foreign applications is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appln. No. 61-036361 . dated February 20, 1986

Japanese Patent Appln. No. 61-045822 dated March 3, 1986

In support of this claim, the requisite certified copies of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledges receipt of these documents.

In the event that any fees are due with this paper, please charge our Deposit Account No. 01-2395.

Respectfully submitted,

ARMSTRONG, NIKAIDO, MARMELSZELT & KUBOVCIK

B...

Charles Marmelstein Attorney for Applicant Registration No. 25,895

Atty. Docket No. P21-698-AM87145

Suite 912 1725 K Street, N. W. Washington, D. C. 20006 Tel (202) 659-2930

CMM: cmt

Enclosure: Priority Documents 61036361 & 61-045822

RECEIVED

日本国特許庁

JUN 11 1987

PATENT OFFICE JAPANESE GOVERNMENT

GROUP 250

別紙添付の曹類は下記の出願曹類の勝本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:


1986年3月3日

出 願 番 号 Application Number:

昭和61年特許願第45822号

出 願 Applicant (s): Y

富士通株式会社



1987

6 н

特許庁長官 Director-General, Patent Office 黑田明雄區

出証昭 62-3277

ENGLISH TRANSLATION OF THE COVER SHEET

PATENT OFFICE JAPANESE GOVERNMENT

RECEIVED

JUN 1 1 1987

GROUP 250

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: March 3

, 19 ⁸⁶

Application Number: Japanese Patent Application No. 61-45822

Applicant(s): FUJITSU LIMITED

February 6 **19**87

Director-General,

Patent Office Akio Kuroda

(9500円)

H01L 27

原 (2)

昭和 年 月 日

特 許 庁 長 官 殿

61.3.3

1. 発明の名称

ダイナミックランダムアクセスメモリ

2. 発明者住所 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

> 氏名 田口 眞男

3. 特許出願人 郵便番号 211

住 所 神奈川県川崎市中原区上小田中1015番地

(522) 名称富士通株式会社

代表者 山本卓真

4. 代 理 人 郵便番号 211

所 神奈川県川崎市中原区上小田中1015番地 住

富士通株式会社内

(7259) 氏 名 弁理士 井 桁 貞 電話 川崎 (044) 433-5341



- 添付書類の目録
 - (1) 明 (2) 図
 - (3) 委(4) 願

明 細 書

1. 発明の名称

ダイナミックランダムアクセスメモリ

2. 特許請求の範囲

1. 一導電型半導体基体の表面から内部に向かって形成された溝または孔の内壁面に被着された一導電型を有する第1の導電層をキャパシタの対向電極とし、該第1の導電層を有する該溝または孔の内部を誘電体層を介して埋める反対導電型を有する第2の導電層を蓄積電極とする蓄積キャパシタと、

該半導体基体に該蓄積キャパシタに隣接して配設され、一方のソース/ドレイン領域が該蓄積電極に電気的に接続されてなるMISトランジスタとによって構成され、

該蓄積キャパシタの第1の導電層の上端部が該MISトランジスタのソース/ドレイン領域の底面より低い位置あり、且つ該第1の導電層の上端部と該ソース/ドレイン領域の底面との間に離間

部を有してなることを特徴とするダイナミック ランダムアクセスメモリ。

2. 上記第1の導電層の上端部と該ソース/ドレイン領域の底面との間の離間部に絶縁層が介在せしめられてなることを特徴とする特許請求の範囲第1項記載のダイナミックランダムアクセスメモリ。

3. 発明の詳細な説明

〔目 次〕

概要

産業上の利用分野

従来の技術

発明が解決しようとする問題点

問題点を解決するための手段

作用

実施例

第1の実施例の模式図 (第1図)

第2の実施例の模式図 (第2図)

製造方法の工程図 (第3図)

従来構造例の模式図 (第4図) 発明の効果

〔概要〕

トレンチキャパシタを有するダイナミックラン ダムアクセスメモリ(以下略してDRAMと記す) セ ルにおいて、半導体基体に形成したトレンチの内 壁面に被着した第1の導電を対向電極として 電子内に誘電体層を介して埋込まれた第2の 電子を蓄積電極とする蓄積キャパシタを有すンジスタのソース/ドレイン接合の耐圧の低下を防止 する。

〔産業上の利用分野〕

本発明は高集積、高性能のDRAMセルの構造に関する。

トレンチキャパシタはキャパシタ部が立体的

(溝状) に構成されたMOS 構造で、256KビットDR AMまで一般的に用いられてきたプレーナ型セルに 比べて、実効的なキャパシタ面積を広くとること ができるため、小型で大きな蓄積容量が得られる 特徴がある。

然しながら、トレンチキャパシタは以下に説 明する問題点を有し、更に小型で蓄積容量が大き く、高集積化しても隣接キャパシタ間でのパンチスルーが起こらない構造が要望される。

〔従来の技術〕

第4図はトレンチキャパシタセルの従来例を 示す模式側断面図である。

図において、51は半導体基板でp型珪素(p-Si) 基板、52はセル領域を画定するフィールド絶縁層 で二酸化珪素(SiO₂)層、53は蓄積電極で反転層を 形成する電子、54は誘電体層、55は多結晶珪素 (ポリSi)層よりなるセルプレート(対向電極) で、反転層53、誘電体層54、セルプレート55により蓄積キャパシタが構成される。 56はゲート絶縁層、57はポリSiよりなるワード線、58A、58Bは高濃度不純物導入領域でn・型ソース/ドレイン領域である。該ソース/ドレイン領域58A、58Bと、ワード線57をゲートとしてMIS トランジスタ(FET) が構成される。

そして、ソース/ドレイン領域58A とコンタクトし、且つ基板上においてワード線57と垂直方向に、例えばアルミニウム(A1)よりなるビット線59が形成される。

この場合、蓄積キャパシタと MISトランジスタ との接続はソース/ドレイン領域58B と反転層53 間で行われ、従って基板側の反転層53が情報電荷 を蓄積する蓄積電極となる。

該DRAMセルは図の右側に示されるように、近**傍** 部に隣接セルの蓄積キャパシタがフィールド絶縁 膜52を隔てて形成されている。点線は基板内に**拡**がった空乏層の先端を表し、同図には隣接するキャパシタ同士がパンチスルーを起こしている状態が示されている。

このような従来のトレンチキャパシタセルは、

プレーナ型のセルに比べ高集積化に有利ではある が、以下に示すような欠点を有していた。

① 書込み電圧の損失

蓄積キャパシタはトレンチ内に形成されたMOS 構造の反転層53とセルプレート55間の容量を用い るため、反転層53を形成するための閾値電圧分だ けセルプレート電圧よりも低下した電圧までしか 書き込めず、電源電圧を有効に利用できない。

② キャパシタ間のパンチスルー

上記電圧損失を小さくするためには、基板の不 純物濃度を低くしなければならないが、低過ぎる と図示のように空乏層の拡がりによって隣接セル のトレンチキャパシタとの間でパンチスルーを起 こし、キャパシタ間が電気的に結合して蓄積情報 の信頼度が損なわれる。

また、トレンチ内の表面に沿って基板と逆導電型の領域を形成する、いわゆるHi-Cキャパシタの構造にすれば電圧損失の問題はなくなるが、この逆導電型領域の拡散深さ分だけ隣接トレンチキャパシタ間の間隔が縮まったことになり、パンチス

ルーの危険性は増す。

更にこの際、トレンチ側壁に不純物を導入する プロセスは、イオン注入で出来ないため製造が極 めて困難である。

③ ソフトエラー

基板中に蓄積電極(反転層)53から空乏層が広く拡がり基板中に発生した小数キャリアを捕獲し 易く、例えばα線入射によるソフトエラーを起こ し易い。

以上のような欠点がトレンチキャパシタの実用 化に対して大きな障害となっていた。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、上記のように従来のトレンチキャパシタを有するDRAMセルにおいて生じていた、隣接する蓄積キャパシタ間のパンチスルー、ソフトエラーの問題、及びセルンプレート配設による集積度の低下の問題と、更には上記を解決する際に生ずるセルトランジスタのソース/ドレイン接合の耐圧低下の問題である。

(問題点を解決するための手段)

上記問題点は、一導電型半導体基体の表面から 内部に向かって形成された溝または孔の内壁面に 被着された一導電型を有する第1の導電層をキャ パシタの対向電極とし、該第1の導電層を有する 該溝または孔の内部を誘電体層を介して埋める反 対導電型の第2の導電層を蓄積電極とする蓄積 キ ャパシタと、該半導体基体に該蓄積キャパシタに 隣接して配設され、一方のソース/ドレイン領域 が該蓄積電極に電気的に接続されてなるMISト ランジスタとによって構成され、該蓄積キャパシ タの第1の導電層の上端部が該MISトランジス タのソース/ドレイン領域の底面より低い位置あ り、且つ該第1の導電層の上端部と該ソース/ド レイン領域の底面との間に離間部を有して必力な る本発明によるダイナミックランダムアクセスメ モリによって解決される。

2字削除

〔作 用〕

即ち本発明のDRAMセルは、トレンチの基体側に

〔実施例〕

以下本発明を、図示実施例により具体的に説**明** する。

第1図は本発明の第1の実施例によるトレンデ A-A 矢視 | 字前除 キャパシタセルを模式的に示す平面図(a)及び例を斤 5字加入 面図(b)、第2図は本発明の第2の実施例によるト 平面図&び A-A 矢視 | 字前除 レンチキャパシタセルを模式的に示す側断面図、 10字加入 第3図(a)~(f)は本発明に係るトレンチキャパシタ 第2の実施例の セルの製造方法の一例を示す工程平面図及び工程 7字加入 断面図である。

第1図(a)及び(b)において、

- 1は半導体基体でp-Si基板、
- 3 はセル領域を画定するフィールド絶縁層で SiOz層、
- 4 はフィールド領域を含んで形成された溝 (トレンチ)、
- 5 はトレンチの開口部からd1の深さの領域を除く内面全域に形成された第1の導電層でp・型のポリSiよりなるセルプレート(対向電極)、
- 6 は主として窒化珪素(Si₃N₄) よりなる誘電**体** 層、
- 7はトレンチ内に誘電体層を介し埋込まれた第2の導電層でn・型のポリSiよりなる蓄積電極である。

セルプレート5、誘電体層6、蓄積電極7で書 積キャパシタが形成される。

8はゲート絶縁層でSiOz層、

9A,9B はd2の深さを有するn 型ソース/ドレイン(S/D) 領域、

9Cはソース/ドレイン領域と同時に形成されたn・型領域。

10A はチタンシリサイド(TiSiz) 層よりなる自 己セルのワード線 (ゲート電極) 、

10B は同じく隣接するセルのワード線である。

p-Si基板 1、ゲート絶縁層 8、n・型 S/D領域 9A,9B、ワード線10A により該メモリセルのトラ ンジスタ(セルトランジスタ)が構成される。

11はSiOz絶緑層、

12A はn^{*}型ポリSi層よりなる第3の導電層、

12B は第3の導電層でトランジスタの S/D領域、例えば9Bと蓄積キャパシタの蓄積電極7を電気的に接続するn・型のポリSi層、これにより蓄積キャパシタとセルトランジスタが接続されDRAMセルが構成される。

13は層間絶縁層、

14は配線コンタクト窓、

15は S/D領域9Aに第3の導電層9Aを介してコンタクトし、層間絶縁層上にワード線と直交する方向に延在せしめられるアルミニウム(A1)よりなるビット線を示す。

同図に示すように本発明に係るトレンチキャパシタセルにおいては、トランジスタの S/D領域9Bと蓄積キャパシタの蓄積電極7との電気的接続は第3の導電層12(12B) によつてなされる。

従ってトレンチ4内の第2の導電層7が情報電荷を蓄積する蓄積電極となり、基板側の第1の導電層5がセルプレート(対向電極)となり、従来と逆になる。

そして、上記トランジスタの S/D領域9Bと蓄積 キャパシタの蓄積電極7とを接続する第3の導電 層即ちn・型ポリSi層12(12B) は、ワード線10A, 10B 間に表出せしめたSi面に選択気相成長させる ことにより、マスクプロセスを用いずに、ワード 線に自己整合して形成される。

これによりセルの微細化、高集積化が図れる。

更に本発明の構造においては、トレンチ 4 の壁面に被着される p・型ポリ Si層よりなるセルプレート 5 の上端部が、セルトランジスタの n・型 S/D領域9Bの底面の深さdzよりも深いトレンチの開口端からd1の距離の位置に抑えられ、セルプレート 5 と S/D領域9Bの底面との間に離間部が設けられる。

これにより高不純物濃度のn・型 S/D領域9Bと高不純物濃度のp・型セルプレート 5 が直に接することがなくなるので、 S/D領域の接合耐圧の低下が防止される。

第2図(a)及び(b)は第2の実施例を示したものである。

該実施例が第1の実施例と異なる点は、n・型 S/D領域9Bとp・型セルプレート5との離間部に 該誘電体層6より厚い例えば1000~2000A程度の 熱酸化形成によるSiOz絶縁層16を配設したことで ある。

その他の部分は第1の実施例と同様で、各部は 第1図と同符号で示してある。 この構造は上記のように厚く絶縁耐圧の高い熱酸化SiOz絶縁層16がn・型S/D領域9Bとp・型セルプレート5との離間部に介在せしめられるので、S/D領域の接合耐圧は一層高まる。

次ぎに上記本発明に係るトレンチキャパシタセルの製造方法の概略を、第2の実施例について、第3図(a)~(f)に示す工程平面図と工程断面図及び第1図を参照して説明する。

第 3 図 (a) 参照

先ずp-Si基板 1 面の素子形成領域上に選択酸化用の耐酸化膜として、例えばSi $_3$ N。層(またはSi $_3$ N。とSi $_4$ との複合層) 2 を形成し、これをマスクにしてSi基板 1 を酸化し、フィールド絶縁層として厚さ $_4$ 000 ÅのSi $_4$ 0 $_5$ 10 を形成する。

第3図的参照

次いで通常のリソグラフィとリアクティブ・イオンエッチング(RIE)を用いて、フィールド絶縁層3の一部を含めて耐酸化領域に深さ例えば3~4μmのトレンチ4を形成し、再度熱酸化を行ってトレンチ4の内壁に厚さ 300 A 程度の緩衝用Si

02層17を形成する。次いで CVD法により全面に厚さ1000 A 程度のSi₃N₄ 層18を被着し、プラズマエッチング法によって等方的にエッチングすると、基板表面及びトレンチ 4 開口部付近のSi₃N₄ 層18 は除去されトレンチ 4 の底部近傍領域の壁面に耐酸化膜として機能するSi₃N₄ 層18が残留する。

第3図(c)参照

次いで上記Si₃N。層18をマスクにして選択酸化を行い、トレンチ 4 の底部近傍を除く内壁面に厚さ1000 A 程度のSi₀2 絶縁層16を形成する。

第3図(d)参照

Si₃N₄層2及び18を除去し、これらSi₃N₄層下部のSi₀2層を除去してp-Si基板1の上面及びトレンチ4の底部近傍領域の内壁面を表出させた後、トレンチ4の内壁面を含む基板面全面にCVD 法により硼素を高濃度にドープした厚さ1000 A 程度のp・型ポリSi層を形成し、等方性エッチング(プラズマエッチング)を行ってトレンチ4内のみにp・型ポリSi層5を残留せしめる。

このとき、上記p・型ポリSi層 5 の上端はトレ

ンチ 4 の開口端からセルトランジスタの S/D領域の深さより大きい距離d₁だけ奥にあることが本発明の中心的要素である。このd₁の値は、0.2 ~ 1 μ m 程度である。

なお、ここでトレンチ内面にp・型ポリSi層 5 を形成するのは、トレンチ壁面に基板と同一の 導電型で且つ高不純物濃度の領域を作ることを目的としており、これによって基板部分がセルプレートの役目をするようになる。

第3図(e)参照

次いで上記 p ・ 型ポリSi層 5 を有するトレンチ4の内面を含む全面に誘電体層として厚さ例えば100 A 程度のSi₃N₄層(またはSi₀2層、またはこれらの複合層) 6 を酸化、または成長によって形成する。

この膜は酸素雰囲気中でアニールすることにより、絶縁耐圧が向上することが知られている。

次いで、トレンチ4内を含む基板1上に、トレンチを充分に埋める程度の厚さに燐を高濃度にドープしたn 型ポリSi層を成長し、次いで等方性

のエッチング手段により基板上の該ポリSi層を選択的に除去し、トレンチ4内を上記誘電体層6を介して埋めるn・型ポリSi層7を形成する。このn・型ポリSi層7即ち第2の導電層は蓄積電極として機能する。

第3図(f)参照

次いでトレンチ 4 外に表出する誘電体層 6 を除去しSi 基板 1 面を露出させた後、通常の MOSトランジスタの形成方法に従い基板 1 の表面を酸化し、ゲート絶縁層として厚さ例えば 280 A 程度のSi O z 層 8 を形成する。この際900 で程度の低温で酸化を行うと、n・型ポリSi 層(蓄積電極) 7 表面のSi O z 層 8 は 600 A 程度の厚さになる。

次いで該主面上に例えば4000 A 程度の厚さにチタンシリサイド(TiSiz) 等のゲート材料となる物質を被着し、次いでその上に厚さ1500 A 程度のSiOz層11A を被着し、パターンニングを行ってSiOz層11A を上部に有するTiSiz ワード線パターンを形成し、次いで該主面上に再び1500 A 程度のSiOz層118 を形成し、異方性エッチング手段によりワ

ード線パターンの上面及び側面にSiOz層11A 若しくはSiOz層11B を残留せしめ(以上公知の技術)表面が絶縁層となるSiOz層!1(11A、11B) に覆われたTiSiz よりなるワード線10A,10B 等を形成する。この際ワード線に覆われないSi基板1面及びトレンチ4に埋込まれたポリSi層7の表面は露出される。

次いで通常の方法によりワード線(ゲート電極)10A をマスクにして燐または砒素を選択的にイオン注入してn・型ソース/ドレイン領域9A及び9Bを形成する。この際トレンチ4内に埋込まれたn・型ポリSi層7にもn・型の不純物導入領域9Cが形成される。

第1図(a)及び(b)参照

次いで通常の選択気相成長手段により上記基板上に厚さ4000 A 程度の燐を高濃度にドープした n 型のポリSi層の選択成長を行う。

この際SiOz層11及び3上にはポリSi層は成長せず、Si面が表出するソース/ドレイン領域6A,6B及びn・型ポリSi層7即ち蓄積電極上面のn・領

域9C上にn・型ポリSiよりなる第3の導電層12A 及び12Bが形成される。なお表出している誘電体 層6及びSiO2絶縁層16の端部には該n・型ポリSi 層は成長しないが、その厚さが2000Aに満たない のでソース/ドレイン領域6B上のポリSi層と蓄積 電極7上のポリSi層とは連続した第3の導電層12 Bとなり、ソース/ドレイン領域6Bと蓄積電極7 の導通がとられる。

そして以後通常の方法により、基板全面に層間 絶縁層13を被着し、ビット線がセルにコンタクト するソース/ドレイン領域6A上にコンタクト窓14 を開け、A1等よりなるビット線15を形成する。

以上のようにして完成した本発明に係るメモリ セルは、次のような特徴を有する。

① 蓄積キャパシタのセルプレート(対向電極) は基板自体(詳しくは基板に直に被着された基板 と同導電型の導電層)である。このため基板を接 地すれば対向電極電位は極めて安定し、いわゆる 電圧バンプによる動作マージンの減少や誤動作が ない。 ② 基板は1つの大きな等電位の電極板であって、 キャパシタ間がどんなに接近してもその間の干渉 が一切ない。

この干渉とは、キャパシタ間のパンチスルーによる電荷のリーク、及びキャパシタ間が空乏層で接することによって一方のキャパシタで起こった充電・放電による電位変化が静電結合により他のキャパシタに及んで、その蓄積電荷量を変調してしまうことである。

- ③ 蓄積電極は絶縁層で囲まれ、基板内に空乏層を大きく拡げることがないため、ソフトエラーの障害を起こし難い。
- ④ 蓄積キャパシタはn・型ポリSi層~誘電体層 ~p・型ポリSi層よりなり、反転層を用いていな いので書込み電圧の損失はない。
- ⑤ n・型半導体~誘電体層~p・型半導体 構造のキャパシタでは、蓄積電極に電圧が加わると半導体側に空乏層が発生する。

n・、p・の濃度が低いと空乏層は誘電体層に 重なり、蓄積容量が電圧依存性を持って実効的容 量が減ってしまうという不利な一面を持っているが、n⁺、p⁺の濃度を高くすると大きな欠点にはならない。

この構造はむしろ、規定以上の高電圧が加えられた時に、空乏層が伸びて絶縁層中の電界を緩和するので、キャパシタがプレークダウンしにくく、耐圧が高くとれる利点がある。

⑥ この構造は、トランジスタのソース/ドレイン領域の下にキャパシタが埋込まれて形成されるため、メモリセルはほぼトランジスタ1個分の大きさでセル自体が従来に比べ大幅に縮小され、旦つ従来セルにおいて基板上に形成されていたセルプレートがないのでセルプレートとキャパシタ及びトランジスタ間の位置合わせのための寸法余裕をとる必要がないので、メモリセルは一層小型になる。

そして更に本発明の構造を有するトレンチキャパシタセルにおいては、トレンチの内壁面に形成される高不純物濃度の例えばp・型対向電極の上端部を反対導電型のn・型 S/D領域の底面より深

い位置に制御することによりn・型 S/D領域とp・型対向電極とが直に接しないようにすると共に、その離間部に絶縁層が介在せしめられるので、基板側を対向電極とするトレンチキャパシタセルで発生しがちな S/D領域の接合耐圧の低下が防止される。

なお、本発明の構造は上記実施例に限らず、エピタキシャル層、ウエル内に形成されるトレンチキャパシタ構造のDRAMセルにも適用される。

また上記実施例と反対導電型のDRAMセルにも勿論適用される。

〔発明の効果〕

以上説明したように本発明によれば、安定性の高い、キャパシタ間の干渉のない、キャパシタ耐圧の高い、微細化、高集積化が可能なトレンチキャパシタ構造のDRAMセルが得られ、且つセルトランジスタのソース/ドレイン領域の接合耐圧の低下が防止される。

4. 図面の簡単な説明

第1図は本発明の第1の実施例によるトレンチ A-A矢視 / 字削除 キャパシタセルを模式的に示す平面図(a)及び側断 5字加入 面図(b)、

第4図はトレンチキャパシタセルの従来例を示す模式側断面図である。

図において、

- 1は半導体基板でp-Si基板、
- 3はフィールド絶縁膜層でSiO₂層、
- 4 は溝(トレンチ)、
- 5 は第1の導電層でp・型のポリSiよりなるセルプレート (対向電極)、
- 6 は窒化珪素(Si₃N₄) よりなる誘電体層、
- 7 は第2の導電層でn *型のポリSiよりなる

蓄積電極、

8はゲート絶縁層でSiOz層、

9A,9B は n * 型ソース/ドレイン(S/D) 領域、

9Cはn * 型領域。

10A は自己セルのワード線(ゲート電極)、

10B は隣接するセルのワード線、

11はSiOz絶縁層、

12A 、12B はn・型ポリSi層よりなる 第3の導電層、

13は層間絶縁層、


14は配線コンタクト窓、


15はビット線、

16はSiOz絶縁層、


を示す。

代理人 弁理士 井桁貞一






(a) 平面 図 (b) A-A 失視断面図 本発明の第2の実施例の模式図 第 Z 図




平面図断面 本発明の第2の実施例の製造方法を示す 工程平面図及び工程断面図

第3四



本発明の第2の実施例の製造方法を示す 工程平面四及び工程断面凹 第3四



従来のトレンチャクペシタセルの模式側断面図 第 4 図